티스토리 뷰
Cache Coeherence를 만족하기 위한 다양한 종류의 Protocol이 있다.
이 글에서는 Bus를 활용해 Cache Coherence를 구현하는 Bus-based Protocol에 대해 살펴본다.
Cache Write Policy | Protocol | 장점 | 단점 |
Write-through | write-update protocol | read & write 둘다 multiple copies 허용 | 매 write 마다 All cache가 영향을 받음. Overhead가 큼 |
Write-through, no-write-allocate cache |
valid-invalid protocol | multiple reader는 허용 반면, writer는 한놈만 simple state machine for each cache line |
Write-throgh 방식의 근본적인 문제 = bandhwdith overhead가 크다
Cache Write Policy | Protocol | 장점 | 단점 |
Write-back | Modified-Invalid protocol | cache가 request를 응답할 수 있음. | one reader, one writer read transaction에도 invalid |
multiple copies를 허용하지 않음.
대안 = Ownership 개념을 도입해서, multiple copies를 허용하게 만들자!!
Mutual Exclusion = "Owner"
sharing = allow multiple reader. 단, sharing 상태에서는 write 권한이 없음. write하려면 추가 작업 해야 함.
Cache Write Policy | Protocol | 장점 | 단점 |
Write-back (ownership) |
MSI protocol | multiple reader, single writer |
frequent read-update sequence |
Write-back (ownership) |
MESI protocol | multiple reader, single writer |
Q. 현재의 Cache가 메모리 주소에 대해 Exclusive 하다면, 다른 Cache의 라인은 어떤 상태일까?
더보기
A. invalid
MSI가 강력해보이지만, 단점도 있음. 만약 read-update가 연속해서 나타나서, cache의 장점을 충분히 살리지 못 할 것 같다!!
=> 대안! MSEI protocol
Bus-based Protocol의 근본적인 문제점
Scalable하지 않다.
이 scalable 문제를 개선한 것이 바로... Scalable Cache Coherence
Scalable Cache Coherence | |
Bus bandwidth (point-to-point network) |
Processor snooping bandwidth (Directory protocol) |
뒤의 포스트에서 계속
'2020-1 > 컴퓨터 구조' 카테고리의 다른 글
컴퓨터 구조(Architecture) 중간고사 범위 점검 퀴즈 (0) | 2020.07.04 |
---|---|
Delay Slot: Load Delay Slot & Branch Delay Slot (0) | 2020.07.03 |
[컴퓨터구조] 무작위 범위 퀴즈 (0) | 2020.06.24 |
precise interrupt / imprecise interrupt에 대해 (0) | 2020.05.04 |
Dynamic Instruction 과 Trace-cache (0) | 2020.05.04 |
댓글